Ultra 37K Evaluation Board

חוברת ניסויים

Designed and Written by: Dr. Eli Flaxer *

מהדורה ראשונה

2003

Copyright © 2003 by Dr. Flaxer Eli.
All rights reserved. No part of this publication may be reproduced or distributed in any form or by any means, or stored in a database or retrieval system, without the prior written permission of the writer.

<u>הקדמה</u>

ערכת Ultra37K EVB משמשת לתרגול ניסיונות בזמן אמת בקורס שפות חומרה. הרכיב המרכזי בערכה - CY37128P84, הוא CPLD בעל 128 128 מסדרת ULTRA מסדרת ULTRA של חברת CPRESS : בכדי לאפשר תרגול רחב ויעיל הוספו התקני סביבה ורכיבים תואמים, בהם (ראה תרשים למטה):

- .B₀ B₇ (LED) שמונה דיודות פולטות אור (
 - .S₀ S₇ (SWITCH) שמונה מפסקי הזזה
- .7SEG_A 7SEG_B (7SEG) שני תצוגות מקטעים (
 - א לחצן (PUSH) ♦
- .I/O_A I/O_B (Bidirectional I/O) שתי כניסות/יציאות דיגיטליות
- .AOUT₀ AOUT₁ (MAX5102 מסוג DAC מעיי ממיר (מבוקרות ע״י ממיר אנלוגיות (מבוקרות ע״י ממיר) א שתי יציאות אנלוגיות (
 - .U₄ (10 MHz Clock) שעון •
 - .J₄ (JTAG) מחבר לתכנות (
 - .S1 מפסק הפעלה
 - .J₁ (9V 12V) שקע לכניסת מתח (



Ultra37K EVB איור 1: תאור המעגל המודפס של ערכת

בתמונה הבאה ניתן לראות צילום של הערכה על כל מרכיביה כפי שתוארו למעלה.



את הרכיב אנו צורבים על הלוח בטכנולוגיית In System Reprogramming (ISR). לשם כך קיים על הלוח מחבר (C3ISR Programming Cable) מתוצרת (J4) JTAG הלוח מחבר GJISR Programming Cable) מתוצרת CYPRESS. הכבל, המופיע בתמונה למטה, מתחבר בין היציאה המקבילית של מחשב PC לבין מחבר ה JTAG שעל הכרטיס. תוכנה מתאימה, שבהמשך נסביר את פעולתה, צורבת את הרכיב.



למחבר JTAG

ארכיטקטורת הכרטיס

בכרטיס הפיתוח פיני רכיב ה CPLD מחווטים בצורה קשיחה להתקני הסביבה. ארכיטקטורה זו מחייבת אותנו לאילוץ הפינים בתהליך הסינתזה. אילוץ זה חשוב ביותר ואי התחשבות בו עלול לגרום נזק בלתי הפיך לערכת הפיתוח. מדוע ?. בסינתזה ללא אילוץ פינים הסינתיסייזר בוחר את אילוץ הפינים בצורה עצמאית לפי שיקולים של יעילות פנימית. אילוץ כזה יכול (למעשה כמעט וודאי) לעמוד בסתירה לחיווט בפועל על הכרטיס ובכך לחבר למשל יציאה ליציאה דבר שיגרום לשריפת הרכיבים שיציאתם חוברה יחדיו.

הארכיטקטורה הפנימית של ערכת הפיתוח, המתוארת בדיאגרמה למטה באיור 1, מציינת את חיבורי ה- CPLD להתקני הסביבה שלו.



איור 2 : ארכיטקטורת כרטיס הפיתוח

בתרשים אנו רואים את שמות הסיגנלים המחברים בין הבלוק LOGIC, המכיל את הלוגיקה המתכנתת, לבין התקני הסביבה שצויינו בפסקה הראשונה. יתר על כן, בתרשים רואים גם את תכונת הסיגנלים (רוחב הבס, וכיוון הזרימה). אנו חייבים להתאים כל תכנון לוגי בשפת חומרה לארכיטקטורה זו. כלומר, תכנון בשפת VHDL מחייב כתיבת ENTITY המתאים בדיוק לארכיטקטורה המצויינת למעלה. כדי למנוע בעיות אפשריות, רצוי לכתוב ENTITY המכיל את כל הסיגנלים המופיעים בתרשים, גם אם לא נעשה שימוש בהם. בעמוד הבא, איור 3 מתאים הסיגנלים הסיגנלים המופיעים גרשים, רצוי למנוע בעיות אפשריות, רצוי לכתוב ENTITY המכיל את כל הסיגנלים המופיעים בתרשים, גם אם לא נעשה שימוש בהם. בעמוד הבא, איור 3 מתאר את ה הסיגנלים המופיעים בתרשים, גם אם לא נעשה שימוש בהם. בעמוד הבא זו בהמשך התרגול על הסיגנלים המתאים כפי שנכתב בשפת VHDL. רצוי להשתמש בדיוק בדוגמא זו בהמשך התרגול על ערכת הפיתוח.

```
entity Main is
 port(
       101
               : inout std logic;
       102
               : inout std logic;
       A0
               : out
                      std logic;
       WR
               : out
                      std_logic;
       PUSH
               : in
                      std logic;
       LEDS
               : out
                      std logic vector(7 downto 0);
       SEGA
                      std_logic_vector(7 downto 0);
               : out
                      std logic vector(7 downto 0);
       SEGB
               : out
               : out std logic vector(7 downto 0);
       DATA
                      std logic vector(7 downto 0);
       SW
               : in
       RESET
              : in
                      std logic;
       CLK
                      std logic
              : in
   );
```

VHDL איור ENTITY : 3 של הכרטיס בשפת

להשלמת תהליך העבודה אנו צריכים לאלץ את מספרי הפינים על הרכיב לסיגנלים המופיעים ב ENTITY שפת VHDL תומכת באילוץ פינים בצורה שונה בין סביבות הפיתוח. בסיבת WARP ניתן להוסיף קובץ בעל שם זהה לשם הפרוייקט ובסיומת ctl (לדוגמא MyProj.ctl) לספרייה בה אנו עובדים. קובץ זה צריך להכיל את ההוראות לאילוץ הפינים בהתאם לפורמט הבא:

Attribute PIN_NUMBERS of SignalName is "PinNum";

כאשר SignalName מייצג שם של סיגנל כל שהוא ב ENTITY ו PinName את מספר הפין של הרכיב המתאים לו. בצורה זו צריך להגדיר מספרי פינים לכל הסיגנלים שב ENTITY. באיור 4 מוצג הקובץ השלם של אילוץ הפינים, אותו ניתן להוריד מאתר הקורס (חשוב לציין שבאתר הקורס שם הקובץ הוא Ultra37K.ctl והמשתמש צריך להמירו בשם הפרוייקט שלו, לדוגמא: MyProj.ctl). יש לשים לב שסיגנלים שהם וקטורים אינם מוגדרים כיחידה אחת, אלא, כל ביט בוקטור מוגדר בפני עצמו ומשוייך לפין המתאים לו.

הערה חשובה למתכנן :

בפיתוח מעגל חדש, שלב המעגל המודפס נעשה לאחר סיום התכנון הלוגי. במצב כזה מאפשרים לסינטיסייזר לבחור את הקצאת הפינים בעצמו בצורה היעילה ביותר. באילוץ מראש של הפינים אנו עלולים להגביל מאד את הרכיב בניצול המשאבים הפנימיים שלו.

```
Attribute PIN NUMBERS of SEGA(0) is "3";
Attribute PIN NUMBERS of SEGA(1) is "4";
Attribute PIN NUMBERS of SEGA(2) is "5"
Attribute PIN NUMBERS of SEGA(3) is "6"
Attribute PIN NUMBERS of SEGA(4) is "7"
Attribute PIN NUMBERS of SEGA(5) is "8";
Attribute PIN NUMBERS of SEGA(6) is "9";
Attribute PIN NUMBERS of SEGA(7) is "10" ;
Attribute PIN NUMBERS of SEGB(0) is "82";
Attribute PIN NUMBERS of SEGB(1) is "81";
Attribute PIN NUMBERS of SEGB(2) is "80";
Attribute PIN NUMBERS of SEGB(3) is "79";
Attribute PIN NUMBERS of SEGB(4) is "78";
Attribute PIN NUMBERS of SEGB(5) is "77";
Attribute PIN_NUMBERS of SEGB(6) is "76" ;
Attribute PIN NUMBERS of SEGB(7) is "75";
Attribute PIN NUMBERS of SW(0) is "31";
Attribute PIN NUMBERS of SW(1) is "30";
Attribute PIN NUMBERS of SW(2) is "29";
Attribute PIN NUMBERS of SW(3) is "28";
Attribute PIN NUMBERS of SW(4) is "27";
Attribute PIN NUMBERS of SW(5) is "26";
Attribute PIN NUMBERS of SW(6) is "25";
Attribute PIN NUMBERS of SW(7) is "24";
Attribute PIN NUMBERS of LEDS(0) is "61"
Attribute PIN NUMBERS of LEDS(1) is "60"
Attribute PIN NUMBERS of LEDS(2) is "59"
Attribute PIN NUMBERS of LEDS(3) is "58"
Attribute PIN NUMBERS of LEDS(4) is "57"
Attribute PIN NUMBERS of LEDS(5) is "56";
Attribute PIN_NUMBERS of LEDS(6) is "55"
Attribute PIN NUMBERS of LEDS(7) is "54";
Attribute PIN_NUMBERS of DATA(0) is "50";
Attribute PIN_NUMBERS of DATA(1) is "49";
Attribute PIN NUMBERS of DATA(2) is "48" ;
Attribute PIN NUMBERS of DATA(3) is "47";
Attribute PIN NUMBERS of DATA(4) is "46" ;
Attribute PIN NUMBERS of DATA(5) is "45" ;
Attribute PIN NUMBERS of DATA(6) is "40";
Attribute PIN NUMBERS of DATA(7) is "39";
Attribute PIN NUMBERS of A0 is "67"
Attribute PIN NUMBERS of WR is "66" ;
Attribute PIN NUMBERS of PUSH is "17" ;
Attribute PIN NUMBERS of IO1 is "18" ;
Attribute PIN NUMBERS of IO2 is "19" ; -- 19 or 20
Attribute PIN NUMBERS of reset is "41" ;
Attribute PIN NUMBERS of clk is "23" ;
```

(Ultra37K.ctl) איור 4: קובץ אילוץ הפינים של ערכת הפיתוח

<u>צריבה על הלוח - ISR</u>

לפני כל תכנון או שימוש בשיטת ISR לצריבת רכיבים, בין אם לתרגול ובין אם לתכנון עצמי של פרוייקט חדש, כדאי לקרוא קודם את המסמך המופיע באתר של CYPRESS (וגם באתר הקורס) :

Design Considerations for In-System Reprogrammable (ISR) Programming of Cypress CPLDs. המאמר מתאר כיצד לתכנן מערכת ISR, את צורת החיבור של JTAG לרכיב ועוד פרטים רבים הקשורים בנושא ISR. מכל מקום, סדר תכנון צריך להיות כדלקמן :

- 1. כתיבת המודל בשפת Text Editor VHDL.
- .2. סימולציה בקוד מקור (אופציה) Active HDL.
 - .WARP קומפילציה לבדיקת שגיאות תחביר.
- .WARP RTL אסינתזה לרכיב נבחר וקבלת קובץ VHDL לסימולציית 4.
 - . השמה לרכיב, קבלת קובץ WARP JED.
 - .6. סימולציה בקוד RTL מסונתז Active HDL.

למעשה, בעבודה תחת WARP השלבים 3-5 נעשים בצורה שקופה למשתמש בצורה סדרתית, כך שקובץ JED מתקבל באופן אוטומטי במקרה של סינתזה מוצלחת. אם שלב 6 עבר בהצלחה, כלומר, סימולציה בקוד RTL מסונתז עונה על הדרישות עוברים לשלב הצריבה. אנו נעבוד בטכנולוגיית ISR המאפשרת צריבת הרכיב על הלוח ללא הוצאתו מן המעגל, דבר החשוב ביותר בשלב הפיתוח של אב טיפוס. יתר על כן, עלותו של כבל הצריבה בטכנולוגית ISR נמוכה ממאה דולר, דבר הזמין לכל מתכנן.

הצריבה יכולה להעשות גם בצורב תעשייתי (לדוגמא: BP Microsystem, Data IO). היתרון בעבודה עם צורב תעשייתי הוא קצב הצריבה המהיר בפס יצור, לאחר שמעגל האב טיפוס נבדק ואושר. עלותו של צורב כזה יכולה להגיע לעשרות אלפי דולרים והוא אינו זמין לכל אחד.

ידר הצריבה בטכנולוגיית ISR

- .1 המעגל חייב להיות כבוי.
- .2 חיבור כבל הצריבה למחשב.
 - .3 חיבור מחבר JTAG למעגל.
- .ISR Programming Software א טעינת תוכנת הצריבה.4
 - 5. הדלקת המעגל.
 - 6. הכנסת הנתונים לתוכנה וצריבה בפועל.

חשוב מאד לשמור על סדר הפעולות שהוצג למעלה. אי שמירה על הסדר עלולה לגרום לנזק בלתי הפיך לרכיב, במיוחד בצריבה הראשונה שלו. הרכיב מגיע מהחברה בקונפיגורצית מוצאים לא ידועה, דבר העלול לעמוד בסתירה לארכיטקטורה על הלוח. שמירה על הסדר הנ״ל תבטיח את שלמות הרכיב באופן ודאי.

בשלב זה נעבור לתאור תוכנת הצריבה בטכנולוגיית ISR של חברת CYPRESS המסופקת חינם באתר האינטרנט של החברה.

ISR Programming Software - תוכנת הצריבה

ראשית כל צריך להתקין את תוכנת הצריבה במחשב. לאחר ההתקנה ניתן לגשת לתוכנה בשני אופנים: 1) הדרך הרגילה, דרך תפריט התחל וכן הלאה; 2) מתוך תוכנת WARP, דרך תפריט. Tools->Cypress.

.5 החלון המרכזי של תוכנת הצריבה ניראה באיור

🐴 Untitled - 1sr					<u> </u>
File Edit View Operations Tools Help					
	Device	Operation	Program Filename	User Code (Hex)	Data Compre: 🔺
1	CY37128P84-125JC	Program & Verify	F:\MyDocuments\VHDL\IODrv2000\IODrv2000.jed	1 0000 □ Lock	\Box ON
2				□ Lock	\Box ON
3				□ Lock	□ ON
4				□ Lock	□ ON
5				□ Lock	\Box ON
					
Ready					

CYPRESS איור 5: תוכנת הצריבה ISR Programming Software של

על המשתמש למלא את העמודות בערכים המתאימים כפי שרואים בדוגמא. באופן כללי, ניתן לבצע כמה מהלכים יחדיו ולצרוב כמה רכיבים המשורשרים על המעגל המודפס. במעבדה אנו נצרוב רכיב בודד, ולכן נמלא שורה בודדת לפי הפורמט הבא:

- Device ◆ בוחרים את הרכיב שעל הלוח.
- Operation
 בוחרים את הפעולה לביצוע (מחיקה, צריבה וכדי).
 - . קובץ הצריבה JED שהתקבל בשלב הסינתזה. ♦

כמעט גמרנו. כל שנותר לעשות זה לבצע Compose מתוך תפריט Operation, דבר הממיר את קובץ (סמעט גמרנו. כל שנותר לעשות זה לבצע JTAG. בכל התהליך יש לעקוב אחר JED לקובץ בסל התהליך המתאים לצריבה ב JTAG. ולסיום, לבצע PLAY. בכל התהליך יש לעקוב אחר הכודעות בחלון למטה. אם התקבלה ההודעה שהרכיב נצרב בהצלחה הסתיימה הפעולה ויש לכם רכיב מוכן.

זהו, במזל טוב רכיב חדש נולד. הרכיב שעל הלוח אמור לפעול בהתאמה מלאה לסימולציה בקוד RTL שהתקבלה בשלב הקודם. אם זאת, במעגל אמיתי ישנם מאפיינים שלא נלקחו בחשבון בסימולציה ועשויים להיות שינויים מסוימים (בעיקר בעבודה בתדר גבוהה) ביחס לסימולציה. לשם כך אנו נבחן את המעגל בזמן אמת במעבדה.

בפרק הבא הקורא ימצא אוסף משימות בתכנון לוגי ברמות שונות, החל בלוגיקה צרופית וכלה במכונות מצבים. בכל תרגיל יצויינו המבואות, המוצאים והפורטים המתאימים להם ב ENTITY. על התלמיד לבצע את המשימה עפייי השלבים שצויינו למעלה, להגיעה לסימולציית RTL תקינה, לצרוב את הרכיב ולבדוק את המודל על כרטיס הפיתוח.

<u>תרגילים</u>

תרגיל 1 - הכי קל שיש

.PUSH כניסות: מפסקי הזזה, לחצן

.LEDS : יציאות

- כתוב מודל המחווה את מצב המפסקים ע״י LEDS. כלומר, כל LED ידלק או יכבה בהתאם
 למצב המפסק המתאים לו.
- לעוב מודל המחווה ב XOR ,AND ,OR הבינאריות הבינאריות (B₀ B₂) LEDS, של שני
 הביטים הנמוכים במפסקים S₁ ו S₁.
 - הרחב את המודל כך שלחיצה על לחצן PUSH הופכת את החיווי (NOT המצב המקורי).

<u>תרגיל 2 - לוגיקה צרופית (מקודדים ומפענחים)</u>

כניסות : מפסקי הזזה SW.

.LEDS : יציאות

- LEDS כתוב מודל למפענח בינארי 3 ל 8 כאשר הכניסות הן: S₀ S₂ והמוצאים הם
- .B₀ B₂ : כתוב מודל למקודד בינארי 8 ל 3 כאשר הכניסות הן S₀ S₇ : כתוב מודל למקודד בינארי אל א כאשר הכניסות איז S₀ S₇

<u>(Seven Segment מפענה (מפענה) - לוגיקה צרופית (מפענה)</u>

כניסות : מפסקי הזזה SW, לחצן PUSH.

.SEGB ,SEGA יציאות: תצוגת מקטעים

כתוב מודל המחווה את מצב המפסקים ע״י SEGB ו SEGB בקוד BCD. כלומר, כל תצוגת
 מקטעים תציג את הספרה המתאימה לקוד BCD המיוצג ע״י ארבעה מפסקים. הנקודה העשרונית בתצוגה תופעל ע״י הלחצן PUSH.

תרגיל 4 - לוגיקה צרופית (אריתמתיקה)

.PUSH כניסות : מפסקי הזזה SW, לחצן

.LEDS ,SEGB ,SEGA יציאות: תצוגת מקטעים

- כתוב מודל המקבל בכניסה שני מספרים בקוד בינארי בעל ארבעה ביטים (מפסקי ההזזה
 מחולקים לשני ניבלים) ומוציא בתצוגת LEDS את הסכום הבינארי שלהם.
 - הרחב את המודל כך שלחיצה על לחצן PUSH הופכת את החיבור לחיסור.
- א הרחב את המודל כך שהסכום וההפרש יופיעו בתצוגת המקטעים (SEGB ו SEGA) בקוד
 BCD

תרגיל 5 - לוגיקה סדרתית (מונים)

.CLK כניסות איזה PUSH, לחצן SW, שעון PUSH. יציאות מקטעים LEDS ,SEGB ,SEGA יציאות מקטעים

- כתוב מודל למונה בינארי עולה, באורך שישה ביטים, המשנה את ערכו בכל שנייה. מוצא
 המונה יצויין ע״י (B₀ B₅) LEDS). שם לב שהשעון הפנימי הוא בתדר של 10MHz ולכן צריך ראשית כל לחלק אותו בצורה כל שהיא.
 - ורחב את המודל כך שמפסק ההזזה S₀ הופך את הספירה מעולה ליורד.
 - הרחב את המודל כך שלחיצה על לחצן PUSH מאפסת את המונה.
 - א הרחב את המודל כך שהמוצא יופיע בתצוגת המקטעים (SEGA ו SEGA) בקוד BCD.

<u>תרגיל 6 - לוגיקה סדרתית (אוגר הזזה)</u>

.IO1 יציאות: LEDS, יציאה דיגיטלית

- כתוב מודל לאוגר הזזה, באורך שמונה ביטים, המשנה את ערכו בכל שנייה. מצב האוגר
 נעויי נעויי (B₀ B₇) LEDS (B₁ B₇) LEDS יצויין עייי נעויי (B₀ B₇) LEDS כל לחלק אותו בצורה כל שהיא. הכניסה לאוגר תהא S₀ והמוצא IO₁. בדוק עייי IDקופ את פעילות האוגר.
 - הרחב את המודל כך שלחצן PUSH ישמש ככניסת אפשור (enable).
- כתוב מודל לאוגר הזזה, באורך 50 ביטים (ראה איור 6), המשנה את ערכו בכל מחזור
 שעון בסיסי. הכניסה לאוגר תהא IO₂ והמוצא IO₁. חבר בכניסת האוגר (IO₂) מחולל תדר
 ברמות TTL. כוון את התדר לערך של 100 KHz גל רבועי. בדוק במוצא האוגר (IO₁) מה
 התדר ומה הפזה שלו ביחס למבוא.
 - א מה ההשהייה המבוקרת הקטנה ביותר הניתנת להשגה במעגל זה! בדוק זאת!.



איור 6: תאור סכמתי של אוגר ההזזה באורך 50 ביט

תרגיל 7 - לוגיקה סדרתית (מחלק תדר)

.IO₂ בניסות : מפסקי הזזה SW, כניסה דיגיטלית .IO₂ יציאות : יציאה דיגיטלית .

כתוב מודל למחלק תדר מבוקר, למקדמי חלוקה של 1-256, המקבל את ערך החלוקה
 כתוב מודל למחלק תדר מבוקר, למקדמי חלוקה של 1-256, המקבל את ערך החלוקה מהמספר הבינארי המיוצג עייי מפסקי ההזזה S₀ - S₇ הכניסה למחלק תהא IO₂ והמוצא
 100 KHz הבר בכניסת המחלק (IO₂) מחולל תדר ברמות TTL. כוון את התדר לערך של IO₁ גל רבועי. בדוק במוצא המחלק (IO₁) מה התדר ומה הפזה שלו ביחס למבוא. שנה את ערכי המפסקים ובדוק את ההשפעה על המוצא.

הארה חשובה: בארכיטקטורת ה CPLD ישנם 4 כניסות המיועדות לשעון (ראה איור 7), אשר שניים מתוכם מחווטות בפועל: CLK לרגל 23 ו IO לרגל 20. בארכיטקטורה הנוכחית, רק הכניסות היעודיות (אחת מן הארבע) יכולה לשמש כשעון, במובן של התיחסות לתכונת EVENT שלה במודל VHDL. במילים אחרות, רק לכניסות אלה נוכל לבדוק אירוע של עליה או ירידה. עם זאת, פינים אלה יכולים לשמש רק ככניסה ולא כיציאה. בכדי להנות משני העולמות, בכרטיס הפיתוח IO חווט גם לפין 19 על מנת שיוכל לשמש כיציאה (בתרגילים אחרים) וגם לפין 20 על מנת שיוכל לשמש כשעון חיצוני.

עד כה לא נעשה כל שינוי בקובץ אילוץ הפינים. בכדי לממש את הכניסה כשעון, צריך לאלץ, בקובץ אילוץ הפינים, את 10 לפין 20 במקום פין 19.



איור 7: כניסות השעון לכל macro cell איור

תרגיל 8 - מכונת מצבים אלגוריתמית (טיימר)

. כניסות : מפסקי הזזה SW, כניסה דיגיטלית נו O_2 , שעון SEGB , SEGB , איז מקטעים גראי געיאה דיגיטלית געוגת מקטעים ג

- כתוב מודל לקוצב זמן (טיימר) מבוקר, המקבל שני זמני השהייה T₁ ו T₁ המיוצגים עייי מפסקי ההזזה S₀ - S₁ ו S₀ - S₁ ו S₀ - S₁ במילי שנייה, יהיה המספר הבינארי המיוצג כסיפרת BCD עייי הניבל הנמוך של המפסקים, ובהתאמה T₂ במילי שנייה, יהיה המספר הבינארי המיוצג כסיפרת BCD עייי הניבל הגבוה של המפסקים. הכניסה לקוצב תהא IO₂ הבינארי המיוצג כסיפרת BCD עייי הניבל הגבוה של המפסקים. הכניסה לקוצב תהא IO₂ והמוצא וIO₁ במצב רגיל המוצא במצב י0׳. מרגע שמתגלית עליה בכניסה, ממתינים זמן והמוצא IO₁. במצב רגיל המוצא במצב י0׳. מרגע שמתגלית עליה בכניסה, ממתינים זמן המוצא IO₁ במצב רגיל המוצא במצב י1׳ למשך זמן T₂ וחוזר למצב י0׳. חבר בכניסת הקוצב (IO₁) מחולל תדר ברמות TTL. כוון את התדר לערך של Ho ורוחב פולס של הקוצב (IO₁) מחולל תדר ברמות IO0. את האות המתקבל. שנה את ערכי המפסקים ובדוק את ההשפעה על המוצא.
- ♦ הרחב את המודל כך שהזמנים T₁ ו T₂ יופיעו בתצוגת המקטעים (SEGB ו SEGA) בקוד
 ♦ BCD.

<u>תרגיל 9 - מכונת מצבים אלגוריתמית (גלאי סדרות)</u>

- .IO₂ המופיע בכניסה 1⁰ א של '1' המופיע בכניסה 2⁰.IO₂
 .IO₂ המופיע בכניסה 1⁰ א של '1' המופיע בכניסה 1⁰ א מספר ה-'1' א, יהיה מיוצג עייי מפסקי ההזזה 5⁰.S₀ S₀ הכניסה לגלאי תהא 1⁰ והמוצא מספר ה-'1' א, יהיה מיוצג עייי מפסקי ההזזה 1⁰. במצב רגיל המוצא במצב '0'. ברגע שמתגלית סדרה מתאימה, המוצא עולה למצב '1'
 .IO₁ במצב רגיל המוצא במצב '0'. ברגע שמתגלית סדרה מתאימה, המוצא עולה למצב '1'
 .IO₁ במצב רגיל המוצא במצב '0'. ברגע שמתגלית סדרה מתאימה, המוצא עולה למצב '1'
 .IO₁ במצב זה כל עוד K הביטים האחרונים היו '1'. חבר בכניסת הגלאי (IO₂) מחולל תדר ברמות TTL התדר ברמות ITL התדר לערכים שונים. בדוק במוצא הגלאי (IO₁) את האות המתקבל. שנה את ערכי המפסקים ובדוק את ההשפעה על המוצא.
 - הרחב את המודל כך שבגילוי סדרה ה LEDS יהבהבו בקצב של שתי הבהובים בשניה.

הארה חשובה: בתרגילים אלה המערכת היא סנכרונית ולכן משתמשים בשעון הפנימי. דבר זה מונע את האפשרות להשתמש בו זמנית גם בכניסה IO₂ כבשעון. צריך לאלץ, בקובץ אילוץ הפינים, את 10₂ לפין 19.

(DAC תרגיל 10 - בקרים (לממיר)

.CLK כניסות : מפסקי הזזה SW, שעון

.SEGB ,SEGA יציאות : יציאה אנלוגית AOUT, תצוגת מקטעים

- כתוב מודל למחולל אותות אנלוגיים (משולש ושן מסור). תדר המחולל יקבע עייי המספר א המיוצג עייי מפסקי ההזזה S₇ - S₇ - S₇. עוצמת האות תהא תמיד S₇ - V0. עליך להשתמש בממיר DAC תקני הקיים על הלוח - MAX5102 מתוצרת MAXIM שאת דיאגרמת הזמנים שלו ניתן לראות באיור 8. חבר סקופ למוצא האנלוגי (AOUT₀) ובדוק את האות המתקבל. שנה את ערכי המפסקים ובדוק את ההשפעה על המוצא.
- הרחב את המודל כך שיוציא מתח בשתי היציאות האנלוגיות בפזה של 90 מעלות ביניהן.
 חבר סקופ למוצאים האנלוגיים (AOUT₁ | AOUT₀) ובדוק את האות המתקבל. בדוק את הפזה בין הערוצים. שנה את ערכי המפסקים ובדוק את ההשפעה על המוצא.



ברכיב macro cell איור 8 - כניסות השעון לכל

הארה חשובה: את דפי הנתונים המלאים של הרכיב ניתן למצוא באתר של MAXIM. אם זאת, ניתן להניח שכל הזמנים המצויינים למעלה הם מסדר גודל של 50ns - 100ns.